水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
经典
|
文摘
|
保留
首页
|
上页
|
下页
|
尾页
|
266/286
|
转到
我只会用逻辑语句编程
(12)
2008-07-19
sh600118
|2008-07-21
frankrick
modelsim功能仿真的怪异现象
(26)
2008-07-18
geniisun
|2008-07-21
yuchen5098
Re: 请问怎样提高实现时的最高频率
(2)
2008-07-21
原帖已删除
|2008-07-21
frankrick
有带HDLC接口的2层交换芯片吗
(0)
2008-07-21
anplayboy
|2008-07-21
anplayboy
请大家推荐一本verilog的好书吧?
(6)
2008-07-17
tjromaprince
|2008-07-21
BourneJason
输入输出速率同步问题
(1)
2008-07-20
soyvv
|2008-07-20
LeuSe
FPGA的时序约束问题
(0)
2008-07-19
yxgong
|2008-07-19
yxgong
关于寄存器数组
(14)
2008-07-18
sszhang
|2008-07-19
sszhang
用Quartus II 7.0 编译时候说 授权文件不支持该器件?
(3)
2008-07-18
mmforever
|2008-07-19
keanoi
弱问mif怎样转成vhdl
(2)
2008-07-17
Scofield9
|2008-07-19
Scofield9
请教testbench的时序问题
(3)
2008-07-15
slice
|2008-07-19
ilcy
若问VHDL中的进程问题
(2)
2008-07-17
slice
|2008-07-19
ilcy
modelsim的gui仿真错误,为什么命令行就可以?
(0)
2008-07-18
slice
|2008-07-18
slice
问一下modelsim中如何打印出调试信息
(1)
2008-07-18
slice
|2008-07-18
swping
FPGA IO口输出时钟的问题~
(5)
2008-07-17
tomato1
|2008-07-18
BESSA
这个综合结果有意思
(3)
2008-07-17
BESSA
|2008-07-18
frankrick
时序约束的问题
(3)
2008-07-15
Henry14
|2008-07-17
Henry14
请问有带滚轮的鼠标驱动吗?
(0)
2008-07-17
leo18
|2008-07-17
leo18
同样的文件,在Quartus里仿真结果会不同吗?
(0)
2008-07-17
keanoi
|2008-07-17
keanoi
有在Verilog里用过dumpvars的吗?
(7)
2008-07-16
katyusza
|2008-07-17
katyusza
开发板不用的引脚设置成啥比较安全?
(4)
2008-07-17
darui
|2008-07-17
darui
xilinx下载问题
(0)
2008-07-17
stoaalsh
|2008-07-17
stoaalsh
io引脚做时钟引脚
(12)
2008-07-16
O08
|2008-07-17
quantins
FPGA核心电压问题
(18)
2008-07-11
linuxfans
|2008-07-16
oBigeyes
protel中自制PCB元件LQFP封装格式应该选哪一个呢
(2)
2008-07-16
wangyaopw
|2008-07-16
BLC
PCI9656总蓝屏可能是什么原因?
(1)
2008-07-15
hiticeberg
|2008-07-16
oBigeyes
Re: ISE10.1和 9.2哪个更烂?
(7)
2008-07-16
原帖已删除
|2008-07-16
oBigeyes
如果台积电倒了,A是不是也完了
(7)
2008-07-09
Remmy
|2008-07-16
oBigeyes
太弱了
(2)
2008-07-11
rockfirm
|2008-07-16
crystalfiber
altera的复杂可编程逻辑器件失效
(2)
2008-07-11
forgodness
|2008-07-16
crystalfiber
首页
|
上页
|
下页
|
尾页
|
266/286
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版