RAM大了以后时序满足吗？
【 在 thufhc (thufhc) 的大作中提到: 】
: 在FPGA中用了两块RAM，用于存储AD转换得到的数据，每块RAM大小为2k字节。当其
中一块RAM满时，让STM32单片机通过读取外部RAM的方式读走，两块RAM轮流被
STM32读取。在RAM大小为2k时，系统是可以正常工作的。但是当每块RAM大小设为
4K时，则数据出错。初步判断，是在往RAM里面存数据时出错（是使用往RAM里面存特
定值来验证的），而不是STM32读取RAM时出错。
: FPGA是Altera的Cyclone IV。
: 找一个FPGA高手帮忙解决这个问题，有偿，麻烦站内回复留下联系方式，谢谢~~~
--
FROM 221.217.88.*

1. 数据错成什么样子？
2. 读写时钟是同一个么？

【 在 thufhc 的大作中提到: 】
: 在FPGA中用了两块RAM，用于存储AD转换得到的数据，每块RAM大小为2k字节。当其中一块RAM满时，让STM32单片机通过读取外部RAM的方式读走，两块RAM轮流被STM32读取。在RAM大小为2k时，系统是可以正常工作的。但是当每块RAM大小设为4K时，则数据出错。初步判断，是在往RAM里面存数据时出错（是使用往RAM里面存特定值来验证的），而不是STM32读取RAM时出错。
: FPGA是Altera的Cyclone IV。
: 找一个FPGA高手帮忙解决这个问题，有偿，麻烦站内回复留下联系方式，谢谢~~~
--
FROM 58.246.224.*

看看读写ram的地址位宽是不是错了
【 在 thufhc 的大作中提到: 】
: 在FPGA中用了两块RAM，用于存储AD转换得到的数据，每块RAM大小为2k字节。当其中一块RAM满时，让STM32单片机通过读取外部RAM的方式读走，两块RAM轮流被STM32读取。在RAM大小为2k时，系统是可以正常工作的。但是当每块RAM大小设为4K时，则数据出错。初步判断，是在往RAM里面存数据时出错（是使用往RAM里面存特定值来验证的），而不是STM32读取RAM时出错。
: FPGA是Altera的Cyclone IV。
: 找一个FPGA高手帮忙解决这个问题，有偿，麻烦站内回复留下联系方式，谢谢~~~
: ...................
--
FROM 123.116.11.*

谢谢，估计他们也试过
他们今晚在试另一种方法

【 在 QianTang 的大作中提到: 】
: 增加addr、data稳定时间，简化译码，在慢速下试试
: 可能是数据延迟输出，被下一拍读取了
:
--
FROM 223.72.44.*

跟焊接无关，几块板子都这样。

【 在 QianTang 的大作中提到: 】
: 很可能是地址线脱焊了，成片的混叠
:
--
FROM 223.72.44.*