增加10亿晶体管，但工艺也从5nm到4nm了，
10亿晶体管的提升面积大不了多少。
相对前几代的疯狂堆料，这只能算挤牙膏了。
【 在 beaver 的大作中提到: 】
: 芯片生产成本只跟die的面积和成品率有关吧，跟设计能有啥关系。  
:  
: 如果良品率一样，难道a16比a15的面积大很多吗？  
: --  
: 发自xsmth (iOS版)  
: --

发自「今日水木 on eNohpi」
--
FROM 120.244.32.*