risc-v指令集没有cache指令和TLB格式？

水木社区手机版

主题:risc-v指令集没有cache指令和TLB格式？
13楼|fastwind0|2022-05-12 14:58:11|展开
现实就是分叉的啊，各家RV厂商都有自己的编译器，在主分支上修修改改

【在 teleheart 的大作中提到: 】
: linux也有。商业实现如果都自己搞，那体系架构就分叉了，生态没了RISCV还有多大意义
: https://elixir.bootlin.com/linux/v5.4/source/arch/x86/include/asm/special_insns.h#L200
--
FROM 101.86.19.*
22楼|fastwind0|2022-05-19 17:14:05|展开
没关系的，RISCV本来就是DSA优势领域，不需要多统一多通用。如果这方面去跟ARM比，就是以己之短攻敌之长了。

【在 teleheart 的大作中提到: 】
: 那以后的软件怎么搞，每家的CPU都出单独的发行版?
: 即使是MCU的话也退回到MSP和ESP32这种小众里了，达到STM32的水平就根本不用想
--
FROM 101.86.19.*
25楼|fastwind0|2022-05-20 10:20:21|展开
不看好做成intel那样的通用服务器，ARM都还没成呢。但RISCV做服务器里面DSA部分还是有优势的。

【在 teleheart 的大作中提到: 】
: RISCV不是还要做服务器吗？
--
FROM 101.86.19.*

BYR-Team©2010. KBS Dev-Team©2011 登录完整版