微内核增加了额外的ipc开销，ipc需要context switch

【 在 bihai 的大作中提到: 】
:
: 具体就是，微内核到底慢在哪里？能否优化CPU使得微内核不在那里慢？
:
: 【 在 Xaoyao 的大作中提到: 】
: : 不明白你是什么意思

#发自zSMTH@NOP-AN00
--
FROM 116.224.249.*

操作系统的context和cpu线程没啥关系吧，又不是只关联几个通用寄存器和PC。再说了，一个核一个线程还不跑了？
【 在 hgoldfish 的大作中提到: 】
: CPU 内部的超线程就是 context switch，内部有多套寄存器相互切换。如果 CPU 能够把这个功能暴露出来给操作系统，而不是由 CPU 自动切换，那么你说的加速就有了。
:
: 【 在 bihai 的大作中提到: 】
: ...................
--来自微微水木3.5.12
--
FROM 116.224.249.*

有什么特别之处吗，这不就是现在普遍的多线程吗？
【 在 rockyzhang 的大作中提到: 】
: MIPS Multi-threading extention
: 【 在 yangtou 的大作中提到: 】
: : wild的想法，你看来要把线程context保存在芯片里面了，那还要不要超标量乱序执行了，流水线状态也一起保存吗？那你准备支持几个线程呢，准备为此还有调度逻辑等花费多少面积，这cpu能跑到多高频率？如果保存到ram里面？那好了，我们就差不多回到了软件context switch了。
: ...................
--来自微微水木3.5.12
--
FROM 116.224.249.*

每个thread当然要有自己的context，但是这些只是cpu的或者hardware context，而不是操作系统的context。至于那些指令，估计只是名字吓人，并不是和os的那些功能对应的替代。我猜测就是一些对粗粒度多线程的优化而已，仍然没有超出现在普通cpu的多线程概念。我对此了解不多，猜测大胆了一点。
【 在 rockyzhang 的大作中提到: 】
: 每个thread有自己的context
: 有fork/yield指令
: 可以wait到I/O semaphore，让出pipeline
: ...................
--来自微微水木3.5.12
--
FROM 116.224.249.*

我不是做硬件的，我理解寄存器组是应该是非常昂贵东西，要做的快又做的大又那么多是很难的。再比如对于超标量+OOO乱序处理的cpu，加上CMT/HT是件非常“自然“”简单“的事情，因为功能单元/寄存器窗口/OOO算法已经在那儿了，CAAQA好像把SMT成为利用多线程发掘IPC。如你所说的加上大量context应该不会是很简单事情了。
现在有细粒度/粗粒度线程，有SMT，但是线程数量都是很有限的，里面的context也都只是一些GPR而已。intel的HT每个核心就俩线程，power6的SMT也是。细粒度/粗粒度线程每个核心更多一些，以前了解的sun T1 T2有4线程。T1这种是没有OOO的，单线程性能都非常悲剧。
再者，没听说哪些操作系统会利用处理器的线程context来实现操作系统的线程调度，只是把他们作为普通的cpu核/线程来处理。
【 在 hgoldfish 的大作中提到: 】
: 这种类型的指令不过是让 CPU 处理器换个寄存器组而已。不用多少晶体管。
: 我猜没什么人做的原因是因为需要操作系统支持。和现有的操作系统不搭，没什么人用。
:
--
FROM 116.224.249.*