在锁方面的延迟很多还是来自于锁（cache line）的争抢产生的问题，这个专利是来解决这方面的问题。

专利：https://www.patentguru.com/cn/CN112307067A
虽然我们不断优化锁的性能，但是如果发现锁是性能的瓶颈，其实在告诉我们降低使用频率或者软件架构出现了问题，需要优化的是架构而不是锁，至少在芯片内部光传播技术普及之前无法解决RC delay，锁的本质属于物理问题。
【 在 yupluo 的大作中提到: 】
: 好像是阿里做kernel的专家， 提到x86 处理器cpu cache实现对lock性能有改进的地方。 当时没说具体细节。
: 是atomic instructions支持的不好吗？我的理解 x86下没有arm的LL/SC的方式，只有atomic指令：建议实现上采用near atomic，而不是far atomic的方式？
--
修改:MaLing FROM 42.120.75.*
FROM 42.120.75.*