公司介绍：
北京奕斯伟计算技术有限公司（以下简称“奕斯伟计算”）是一家智能芯片和解决方案的提供商，拥有先进的人工智能计算技术、多种通信及物联网连接技术、高性能的电视SoC技术和OLED显示驱动等技术。奕斯伟计算以计算、连接和显示三大核心技术为支撑，围绕移动终端、智慧家居、智慧交通、工业物联网等应用场景， 为客户提供AI计算、多媒体SoC、智慧连接、显示等四类芯片及解决方案。
奕斯伟计算拥有全球半导体领域经验丰富的技术研发和经营管理团队，现有员工近1000人。
奕斯伟计算总部位于北京，在北京、海宁、合肥、成都、西安、英国南安普顿、韩国首尔等地设有研发中心，在香港、广州、深圳、南京、上海、韩国首尔、日本京都及横滨等地设有营销据点。
岗位职责：
1. 负责视频图像处理IP的HLS设计实现、功能验证和ASIC实现；
2. 理解视频图像处理算法，进行算法硬件实现的可行性分析(面积开销估算、带宽分析、系统分析等)，与算法组沟通完成IP的架构设计、子模块划分和设计Spec制定；
3. 根据C++算法模型，进行视频图像处理IP的SystemC HLS建模，并构建C++设计验证环境，完成TLM级验证工作；
4. 负责搭建Stratus HLS环境，进行高层次综合和设计空间探索优化，生成视频图像处理IP的RTL代码，并完成RTL级验证工作；
5. 参与视频图像处理IP的上层系统集成，并进行Lint、CDC、综合、时序分析、DFT、功耗分析、后仿真等ASIC设计流程检查和FPGA测试，负责完成IP交付；
6. 完成所负责视频图像处理IP的系统级验证支持，协助芯片测试和应用；
7. 撰写完整的设计和验证文档。
任职要求：
1. 微电子、电子、通信、自动化、计算机、图像处理等相关专业，硕士及以上学历，3年以上数字IC设计或者算法相关工作经验；
2. 精通数字电路设计，熟练使用Verilog HDL进行RTL设计与验证； 熟练使用NCSIM、VCS、Verdi等EDA工具；
3. 熟悉ASIC设计流程，比如综合约束、时序检查，Lint、CDC、DFT等；
4. 具有Stratus/Catapult/vivado中一种或多种工具的HLS设计流程经验；
5. 熟悉C/C++、SystemC、Verilog等编程语言；
6. 具备视频/图像处理等领域的硬件架构设计或逻辑设计经验者优先；
7. 较强的英文读写能力和解决问题能力、良好的沟通协调能力及团队合作精神。
工作地点：
北京-海淀区上地或亦庄经济开发区
上海-浦东新区金科路
海宁-金融中心
待遇：提供具有市场竞争力的薪酬和完善的福利待遇，具体面议。
联系方式：
请将简历发到邮箱mack@eswin.com
邮件名称请标注为"职位+姓名+水木社区"
谢谢！
--
FROM 106.39.106.*