为什么是陋习?

【 在 elechen (等灯) 的大作中提到: 】
数字逻辑类芯片的OE，DIR之类的信号，或者某些芯片上明确用来做高低电平状态绑定的数字信号，上下拉直接给高低电平的情况下经常看到各种图上接一个非0ohm的电阻（各种阻值的都有）进行上下拉。
尤其对CMOS工艺的数字逻辑输入，这算不算是一种陋习？ 你们检视同事原理图发现这类问题一般给他们指出吗？
--
修改:elechen FROM 124.78.209.*
FROM 101.41.190.*

同问这一问题
--
FROM 123.151.77.*

不要以为数字系统只有高低电平状态，还有上电初始化过程、过渡状态和异常状态的。
保证上电初始化过程、过渡状态和异常状态也不出问题，才是这些电阻的价值所在。
把这当成一种陋习是因为你经的事太少、太嫩

【 在 elechen (等灯) 的大作中提到: 】
: 数字逻辑类芯片的OE，DIR之类的信号，或者某些芯片上明确用来做高低电平状态绑定
的数字信号，上下拉直接给高低电平的情况下经常看到各种图上接一个非0ohm的电阻（各
种阻值的都有）进行上下拉。
: 尤其对CMOS工艺的数字逻辑输入，这算不算是一种陋习？ 你们检视同事原理图发现这
类问题一般给他们指出吗？
--
修改:alamoo FROM 111.196.245.*
FROM 111.196.245.*

不要动不动就教训人，装老人。新人，嫩的根本不会去考虑这个问题。
之所以会问这个问题，我之前作为一线开发的时候，还算是在一个大厂工作，供应商FAE也还算是有求必应的。
类似的问题恐怕是问过不下10家主流供应商的。之所以列为陋习一说，是因为绝大部分供应商技术人员的结论支持说毫无必要可以直接干掉，有些不置可否的一般回答ds如果有画直接接的你就直接接，有一些手册上明确会写类似pull to gnd/vcc directly之类的描述。 实际上我当年做的产品都是海量发货的，我经手和管理的项目的原则都是尽量干掉这类电阻，我的职业生涯里从来没有处理过因此引入的问题。
最近框在家显得物料翻了一些过去的笔记看到了在板上问一下大家的想法而已。




【 在 alamoo 的大作中提到: 】
: 不要以为数字系统只有高低电平状态，还有上电初始化过程、过渡状态和异常状态的。
: 保证上电初始化过程、过渡状态和异常状态也不出问题，才是这些电阻的价值所在。
: 把这当成一种陋习是因为你经的事太少、太嫩
: ...................
--
FROM 192.102.204.*

差不多就是这个意思。


【 在 HxSailor 的大作中提到: 】
: 楼主说的情况的确普遍存在。我想楼主的意思是想表达输入阻抗极高外面加个电阻起不到多大作用，且占地方费成本吧。而且很多大公司有bom简洁化要求。
: 对于这类信号我的处理原则就是如果手册上有图示直接拉高或接地的，我坚决不会加，不会去参考所谓抄来抄去的参考电路。当然有些复杂的器件没太早就过的顺手加个0ohm也有可能，免得给自己挖坑。
--
FROM 192.102.204.*