这个怎么防闩锁？我印象里防闩锁电阻要加在芯片供电电源上，而且也是芯片die内设计要考虑的问题。现代芯片几乎不用考虑板级防闩锁电路设计（除了电源时序）。


【 在 tom6bj 的大作中提到: 】
: re
: 防过冲防闩锁
: 我一般接地的输入直接接地, 拉高的通过电阻拉高.
: ...................
--
FROM 124.78.209.*

高网元低位的产品，或者要求高可靠的东西对成本不敏感的随便加。
终端产品、成本敏感产品，优化bom的时候，我们评审会一个电阻常常讨论半个小时。bom上一个个条目抠，这都是真事......


【 在 HxSailor 的大作中提到: 】
: 对于简单逻辑芯片，输入级极其明确的，必要性不大。对于复杂芯片里的个别信号，输入级/功能不明确的，听厂家的或加一个电阻备用。
: 依据不同的场景灵魂选择才是经验。经验丰富，经事多，成熟不是所有都做预留，反而是要求电路简洁化，简单高效。
--
FROM 192.102.204.*

接0才危险呢吧
很多芯片虽然datasheet功能上是输入，但是电路是有输出功能的，通过内部电位把输出disable掉
在上电或者电源波动导致芯片电位不稳定的时候，短时间控制信号波动一下，接0ohm上下拉直接就有可能把芯片烧了
【 在 elechen (等灯) 的大作中提到: 】
: 标  题: OE，DIR之类的信号加电阻上下拉到地或某电源算不算是一种陋习？
: 发信站: 水木社区 (Wed Feb 12 00:03:21 2020), 站内
:
: 数字逻辑类芯片的OE，DIR之类的信号，或者某些芯片上明确用来做高低电平状态绑定的数字信号，上下拉直接给高低电平的情况下经常看到各种图上接一个非0ohm的电阻（各种阻值的都有）进行上下拉。
: 尤其对CMOS工艺的数字逻辑输入，这算不算是一种陋习？ 你们检视同事原理图发现这类问题一般给他们指出吗？
:
:
: --
: ※ 修改:·elechen 于 Feb 12 00:09:44 2020 修改本文·[FROM: 124.78.209.*]
: ※ 来源:·水木社区 http://www.newsmth.net·[FROM: 124.78.209.*]
--
修改:elechen FROM 124.78.209.*
FROM 58.132.207.*

加的话加多大的阻值你们给范围吗？

【 在 tonyboz 的大作中提到: 】
: 这个东西就是工程经验，有些大厂有设计规范
: 我们写的时候一般推荐加，比较省事，不加风险自担，一般也没太大事，esd是系统级的，的确很难说是不是这个路径，但有电阻至少减少一些路径。
: 的确碰到过因为不加电阻地阻抗大出现逻辑错误的情况。
--
FROM 124.78.209.*

设计时就是用gpio的电路，但只用他逻辑输入的功能，output_enable接成0
这个事情太常见了，fab给的库里面，基本没有单独输入功能的pad, 都是gpio的
但是厂家为啥要告诉你我这个pad有输出功能但是没用呢？
【 在 HxSailor () 的大作中提到: 】
: 我个人感觉你说的这种范畴属于可配置的复用的gpio引脚。如果是某个芯片固定逻辑功能的引脚这么搞，且手册或者checklist上没有说明，这个厂家可以加入黑名单了吧:)
--
FROM 58.132.207.*