- 主题:请教，SPI接口ADC，如果时钟输入远低于典型输入时钟范围
SPI接口ADC，clk参考范围是8M - 16M
采用GPIO模拟SPI时序，clk达不到8M，比如给400K
会有影响吗？
--
FROM 58.57.27.*
ti的adc128s102
clk是spi clk
datasheet貌似没有提到内部晶振，clk
【 在 dismoon 的大作中提到: 】
: 你说的CLK是SPI的CLK还是ADC转换的CLK？
: SPI的话没影响，也就是转换一次之后的数值进了ADC芯片的锁存，你就是慢点读出来而已
: 如果你说的CLK是指转换用的CLK（不过现在芯片一般转换都是用的内部CLK，没有外部的吧）假设就是转换用，如果是segma-delta转换芯片，而你的信号slewrate又比较快的话，有可能有大噪声。
: ...................
--
FROM 112.238.125.*
spi都占用了
【 在 dismoon 的大作中提到: 】
: 重点问题是，现在一个STC都集成了硬件SPI，你为啥要用GPIO模拟CLK啊？
:
--
FROM 112.238.125.*
谢谢，我打个板试试
【 在 Xaoyao 的大作中提到: 】
: 不会有问题
: 因为slave的时钟来自master
: 你master时钟给多少
: ...................
--
FROM 112.238.125.*
量产的东西不想改硬件了
找个兼容的替代
【 在 dismoon 的大作中提到: 】
: @AIREE
: 这个是重点
:
--
FROM 58.57.27.*
am335x，uart都不够用，usb扩了8路
【 在 tom6bj 的大作中提到: 】
: USART还有么？也可以当spi用的
:
: - 来自「最水木 for iPhone 8」
--
FROM 112.238.125.*
您说的都对
可我是量产的板子，以前用adc128s022，买不到了，用s102替换，引脚兼容。担心驱动不兼容，所以上来问一下大佬们
【 在 dismoon 的大作中提到: 】
: 其实别人那个SPI复用的建议不是比你用GPIO模拟SPI更节省IO口吗？
: 你弄个模拟，横竖要3个IO吧，SPI复用，你只要多用一个IO做ADC的CSN，你本来就用到的SPI接3根线过去，就行，只多用了一个
:
--
FROM 112.238.125.*
实际上 1ksps也能接受，没有太高要求，不是高速采样应用。
【 在 redleaves 的大作中提到: 】
: SPI时钟最低保证值是8M，采样速率为fSCLK/16，即保证最低500ksps。
: 实际fSCLK最小典型值为0.8M，但是不保证。
:
--
FROM 112.224.135.*