水木社区手机版
首页
|版面-电路设计与调试(Circuit)|
新版wap站已上线
返回
1/1
|
转到
主题:请教,SPI接口ADC,如果时钟输入远低于典型输入时钟范围
13楼
|
PrimeTime
|
2021-10-13 09:20:17
|
展开
我看手册说fsclk最低0.8M啊,不是8M
【 在 AIREE (YY) 的大作中提到: 】
: ti的adc128s102
: clk是spi clk
: datasheet貌似没有提到内部晶振,clk
: ...................
--
FROM 218.18.152.*
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版