我也是平铺。
管脚可读性也是很重要的，奈何KiCad库的维护者不这么认为。


【 在 HxSailor () 的大作中提到: 】
: 我所有gnd nc vcc 都平铺出来。
--
FROM 222.90.31.*

原理图是给人看的，GND管脚数量也是个重要信息，像MCU/FPGA这种多个电源脚的芯片，
常规方法是GND/VCCINT/VCCIO放在一个Part里面，但是不要摞起来。摞起来只会给阅读
者造成困扰。

退一步，GND摞起来，和GND配套出现的VCCINT/VCCIO为啥不摞起来呢？这不是双标么，
所以摞GND就是陋习。

再举个稍微极端点的例子，EPM570T100这颗CPLD，它的37和39脚都是GND，然而国产替代芯片AG576上面37和39脚都可以当IO用，这时候摞GND显然就不合适了。

我还见过别人原理图摞电阻的，3个并联的电阻，原理图上看到就一个，和PCB对了半天
才发现电阻在原理图里面是摞起来的，这也是陋习，给别人挖坑的。

类比写代码，缩进混用TAB/SPACE，一行超过200个字符，你说不能用吧，好像也不是，但是看上去就是不舒服。

【 在 lvsoft (Lv(The Last Guardian)) 的大作中提到: 】
: 不是，我不理解把GND合一起有啥问题？原理图描述的就是逻辑连接关系啊，具体怎么连线那是layout的事啊。而且GND能有啥特殊的连线，又不是把PGND,AGND,DGND一股脑合一起。真有特殊需求，肯定得用不同pin name的啊。总不能全用GND，然后一个脚注小字跟你说某个妖艳贱货的G
: 有人喜欢symbol跟芯片物理布局一样，我也喜欢这样。这样设计的时候可以带着布线问题一起规划资源分配。这种情况下把gnd合一起是挺不能接受的。但大趋势是symbol就是不应该管芯片引脚布局，完全按照逻辑上怎么舒服怎么来啊。又不是kicad这么干，行业标杆orcad也这样呀。
--
修改:spadger FROM 222.90.31.*
FROM 222.90.31.*

AD的器件大封装一般会有个Part放所有的电源和GND，单独平铺放在一张图纸里面，和去耦电容放在一起，我觉得这样就足够了。图纸和代码一样，保持KISS原则是很重要的。
别人的我不能左右，自己的尽量做到简单清晰明白直观。

【 在 lvsoft (Lv(The Last Guardian)) 的大作中提到: 】
: 我觉得要看数量可以出个统计功能，比如GND(123)就挺好。fgpa动辄上百个GND，一面铺开也不太可能一个个的去数。说到这个我想起来，虽然我好久不用了，但依稀记得allegro好像是不支持pin name重复的，尽管orcad支持。所以vcc/gnd都得编个号，看起来跟总线似的，倒是确实也
: 另外没双标，vcc，vccint，vccio，当然也是要摞起来的。另外reserved，nc等等也一样。起码我做的封装是按照这个风格做的。除了pin number那里糊成一块让我不太舒服外，其他都感觉良好。
: 摞电阻这个操作我还没见过，但讲真，如果原理图上能有清晰标注，我觉得可以支持。总线匹配电阻，去耦电容，这些都是大数量简单重复的东西，没道理不可以简化。比如总线可以合并，那终端电阻应该也可以。如同你说的，原理图是给人看的，只要能做到简洁清晰无歧义，那就是
: ...................
--
修改:spadger FROM 222.90.31.*
FROM 222.90.31.*

你说的这些对普通用户毫无影响。莫非你在用40G网络？我也从来没觉得win7的tcp udp性能有什么不够用。虚拟化方案不要太多，wsl手边到处是linux服务器原汁原味的linux不香么。
win7替代xp主要是因为64位大内存和SSD TRIM支持。
win10相比win7目前唯一升级理由是新硬件支持，这个显然是wintel想增加收入的商业策略，现在支持win7的硬件平台还算单独一个卖点呢。

【 在 leadu 的大作中提到: 】
:
: Windows 8加上的registered IO，tcp、udp性能提升30%并且可以支持40g以上网络
: Windows7开始微软在演化线程池，可以进一步提升io较多的程序的性能
: win8开始authentication/authorization方面有不少变化
: 虚拟化、win sandbox、wsl，

#发自zSMTH@Note 8 Pro暖手宝
--
FROM 222.90.31.*