谢谢
你说的那个并联的电阻已经在芯片内部有了。
这个是独立并在负载电容的。没有的话，会有很大的不起振概率。我觉得是上面的专家说的，起振电路没有设计好。
【 在 foureyesdog 的大作中提到: 】
: 查了权威书籍。
: 振荡电路的设计与应用，日本 稻叶 保著
: 科学出版社的。
: ...................
--
FROM 106.120.127.*

所以说1楼的图并没有错，兆欧级的电阻是要“并联到负载电容到地”而不是晶体的两端，否则可能不起振？
如果上述成立，那按照三点式振荡器来分析的，都不能解释了。估计是芯片内部的振荡电路有问题，锅甩到PCB上了。。。

【 在 seasat2000 的大作中提到: 】
: 谢谢
: 你说的那个并联的电阻已经在芯片内部有了。
: 这个是独立并在负载电容的。没有的话，会有很大的不起振概率。我觉得是上面的专家说的，起振电路没有设计好。
--
FROM 220.196.194.*

那就是内部的放大器的驱动能力不够用。

【 在 seasat2000 的大作中提到: 】
:
: 谢谢
: 你说的那个并联的电阻已经在芯片内部有了。
: 这个是独立并在负载电容的。没有的话，会有很大的不起振概率。我觉得是上面的专家说的，起振电路没有设计好。
: 【 在 foureyesdog 的大作中提到: 】

#发自zSMTH@MI MAX 3
--
FROM 106.121.8.*

re


【 在 foureyesdog (四眼) 的大作中提到: 】
: 那就是内部的放大器的驱动能力不够用。
: #发自zSMTH@MI MAX 3
--
FROM 114.91.16.*