- 主题:CPU的三相供电是什么内涵？
求链接。
这种多相DCDC，不是一开始设计的时候就定了么？还可以根据负载情况关其中几路？高科技啊！
【 在 oBigeyes 的大作中提到: 】
: 我看了ti的
:
:
--
FROM 183.192.12.*
这有啥高科技 都是常规的东西
【 在 nlgdczm (xxx) 的大作中提到: 】
: 求链接。
: 这种多相DCDC，不是一开始设计的时候就定了么？还可以根据负载情况关其中几路？高科技啊！
--
FROM 1.202.34.*
国产的几个CPU，整个配套芯片乱七八糟的。所以需要CPLD控制上电时序，还有软关机、软重启，按键重启这些操作也要CPLD处理。
和开关电源没有关联。
【 在 relay 的大作中提到: 】
: 现在很多国产CPU要用小的FPGA做上电时序管理，也是因为这样的原因吗？
: 【 在 oBigeyes 的大作中提到: 】
: : 我看了ti的
: ...................
--来自微水木3.5.11
--
FROM 223.104.44.*
找个ISL6312, ISL6344之类多相buck控制器的datasheet一看就明白了
【 在 nlgdczm (xxx) 的大作中提到: 】
: rt，本来以为是3个DCDC降纹波用的，结果看了个B站视频，感觉是根据功耗3路独立的供电了；再用“三相供电”百度一搜，出来8相供电，交流电机云云，更迷惑了。。。问题出在哪儿？
--
FROM 98.126.12.*
1.单相电流不够，考虑到电感大小输出电容大小铜箔厚度等诸多因素，CPU多相电源单相现在大部分最大做到30-35A，考虑降额后，现在动辄几十上百A的CPU主电源怎么得至少也要2-3相了。
2.多相方便降低纹波。
3.多相方便在轻载时提高效率。
4.多相方便提高电源动态能力，intel的VRxx标准一般对电源动态能力有比较高的要求，远大于普通IC以及FPGA能器件。
【 在 nlgdczm 的大作中提到: 】
: rt，本来以为是3个DCDC降纹波用的，结果看了个B站视频，感觉是根据功耗3路独立的供电了；再用“三相供电”百度一搜，出来8相供电，交流电机云云，更迷惑了。。。问题出在哪儿？
--
FROM 101.93.101.*
svid协议本身挺复杂的，我搞了这么久从来没见过人或公司用dsp或fpga实现的，都是电源套片做的。
vid协议用dsp或fpga/cpld还有可以做。
【 在 oBigeyes 的大作中提到: 】
: CPU多相供电的芯片，很多要有intel amd的NDA协议，电源芯片厂才给看。
:
: 要么用dsp去搭吧。
: ...................
--
FROM 101.93.101.*
上电时序和多相电源没有关系。
上电时序的目的不外乎：
1.某些规范要求的睡眠模式导致的电源域划分复杂，需要按一定策略要求逐级打开。
2.某些芯片不同模块之间有电源前后打开的要求（功能上的要求，或者器件防护上的要求）
3.1和2的杂糅。
【 在 relay 的大作中提到: 】
: 现在很多国产CPU要用小的FPGA做上电时序管理，也是因为这样的原因吗？
: :
--
FROM 101.93.101.*