rt，
软件的只要有源代码，写起bug来不分春秋和日月，自然也不分时间和地点；
芯片的只大致了解FPGA的，Verilog纯代码，就编译麻烦点，也不是不能做；
板级硬件的，看着进不来的快递、板子、示波器、电源线、杜邦线、电源、烙铁、焊锡丝、高低温箱、BGA焊台、频谱仪、信号源、电子负载……甚至不联网的AD、阿狸狗、mentor，如之奈何？如何在发工资的时候，让领导和自己都不那么尴尬？
本青前段时间拿Python写了段脚本，试图解决原理图直接导出的BOM生产不能直接用，需要手工处理的痼疾。
--
FROM 183.192.9.*