- 主题:[求助]DDR3自检不过
本青理解的FPGA是用来做一些实时性要求比较高、与底层硬件相关的事，比如数字滤波、组帧解帧、增益控制啥的。FPGA挂DDR有啥用途吗？
又吴牛喘月了。。。
【 在 Lucky520 的大作中提到: 】
: 使用的FPGA（K7325T），init_calib_complete 不拉高，但是CAS和CS有规则波形，是DDR3时钟-800MHz的4分之1，请调过的老师点播一下，实在是么有思路。。。
--
FROM 183.192.29.*
回头去搜了下TI的一份DDR的需求sprab1c，里面对于这种长度的限制都是几inch级别的，1000mil应该不是关键。
【 在 Lucky520 的大作中提到: 】
: 阻抗控制了，DQ按组做的等长，组与组之间差的较多，1000mil。电压对的，有点怀疑等长的问题了
--
FROM 58.246.155.*
3还能T吗？本青看TI的要求，明确要fly-by。但是pcb的人又传说T也可以的。没实践过，不知道有啥考量，不敢松口。
【 在 yupipi 的大作中提到: 】
: 几片DDR3，布线是T型还是fly-by
: xilinx design guide文档里有等长的要求
: 不光是DQ组内的，还有DQS对CLK，C/A/C对CLK的等长要求
: ...................
--
FROM 58.246.155.*
好像记得xilinx的工具软件需要选择内存的型号？
之前TI的DSP明确写不支持双die。会不会xilinx也走消费电子的路，有类似的型号指定？
【 在 Lucky520 的大作中提到: 】
: 焊了了两块，一块能跑400M，一块初始化都过不了
--
FROM 39.144.105.*
4层？1层电源1层地，还剩2层信号，走得通？
【 在 icfpga 的大作中提到: 】
: 我用4层板和K7都跑过1.6G的内存，你这很可能是PCB质量问题或者焊接问题，
--
FROM 39.144.105.*