jitter一般特指时钟信号的质量。
【 在 feiy 的大作中提到: 】
: 一般认为，jitter更多的是芯片本身的缺陷的缘故。
: 但是，主板电路的设计的原因，是否也可能造成信号的jitter？  
: 例如，反射叠加，除了造成振荡和边沿畸变之外，是否在效果上，也可能造成和jitter类似的表现？
: ...................
--
FROM 120.245.132.*

我觉得你们care的不是jitter，而是skew；


【 在 feiy 的大作中提到: 】
: 一般认为，jitter更多的是芯片本身的缺陷的缘故。
: 但是，主板电路的设计的原因，是否也可能造成信号的jitter？  
: 例如，反射叠加，除了造成振荡和边沿畸变之外，是否在效果上，也可能造成和jitter类似的表现？
: ...................
--
FROM 117.173.153.*

你的判断没有问题；

都是一个时钟树出来的东西，时钟抖了，大家都一起抖，其实没问题的；

所以我认为你的问题是skew；

板上环境，可能是干扰，可能是反射，也可能是别的，导致clk和data的变化不一致，时
序不满足了；


【 在 feiy 的大作中提到: 】
: 观察到的信号的形态（弯曲、振荡、斜率）基本没有改变，但是用示波器看到信号前后抖动，而不是一致性的固定落后或超前。这个叫jitter，还是叫skew？
: 这个问题本初，是观察到数据出错，位偏移的出错，所以，像是时序偏差之类的。进一步分析，发现似乎是前后抖动加剧所致。
: 此外，似乎不止是clock，而且也有相关的数据线（所以我说了测试时发送的数据0x55 0xAA，就是模拟数据成时钟的样式，便于观察前后抖动），两者抖动的一致性还很随机不一致。
: ...................
--
FROM 117.173.153.*

让 Vcc 供电低于厂家要求的 Vccmin ？！
为什么你们会有这种需求？

【 在 feiy 的大作中提到: 】
: 一般认为，jitter更多的是芯片本身的缺陷的缘故。
: 但是，主板电路的设计的原因，是否也可能造成信号的jitter？  
: 例如，反射叠加，除了造成振荡和边沿畸变之外，是否在效果上，也可能造成和jitter类似的表现？
--
FROM 221.226.107.*