可能是内部集成有pull down的电阻。批次的问题导致外部的上拉比较弱。
【 在 AndreZheng 的大作中提到: 】
: 以前在某司做MCU的AE，把一个上拉电阻从10K改为4.7K就解决中断不触发的问题了，波形上其实也没多少变化，10K的时候也没有缓升的情况，关键是MCU的designer 也没给出个所以然
--
FROM 120.245.132.*

哪家的？
【 在 nlgdczm 的大作中提到: 】
: 根据本青在微电子版偷窥多年的感觉，GPIO好像是foundry提供的IP，不是那些fabless设计的。所以板级硬件就总是会碰到各种板子上量好好的，fabless的内部IP的根本收不到的问题。
: 本青也曾碰到过32K、CS这种低速信号，板上量的好好的，芯片内部却工作不正常的现象。
--
FROM 223.72.63.*

最难的bug芯片有个管脚，内部已经做了下拉处理，理论上不需要外部上拉处理。可是，小批量验证过程都没有问题，客户上量后可能出问题。
关键的是，该芯片有些批次给某些客户量产不处理没有问题，有些客户出问题。
一般客户都会将参考设计（硬件和软件）做改动。当年，光定位问题，就费老鼻子劲了。
去了现场，先花了2个小时的电话才了解清楚，这个是个巨坑，以前处理方法是根据每个客户的设计进行上电顺序微调，过关就行。还好，客户资源非常牛b，硬件换芯片，飞线以及仪器都给力，软件支持非常到位，本人只需要提想法，很快就能验证。尴尬发现，以前成功的案例没有一个可行。最终，在快要失去客户耐心的时候，定位问题，解决，并批量验证，撤退。
芯片设计团队对此一直扯皮，不认可。但是此后采用此解决方案在相当长时间相安无事。
直到一个国际大客户某型号按照芯片团队的建议，又去掉了这个下拉电阻，引发了一场血案，量级在大几十万的产品出问题。

【 在 nlgdczm 的大作中提到: 】
: rt，这个“硬件”的定义是相比于嵌入式版、微电子版、Linux内核版、joke版、特快等版面，发本版更合适的。bug的定义是不符合预期，且不是feature。
--
FROM 120.245.121.*

第一句话的最后一个“上拉”的意思其实是“下拉”？

【 在 tianshan1 的大作中提到: 】
: 最难的bug芯片有个管脚，内部已经做了下拉处理，理论上不需要外部上拉处理。可是，小批量验证过程都没有问题，客户上量后可能出问题。
: 关键的是，该芯片有些批次给某些客户量产不处理没有问题，有些客户出问题。
: 一般客户都会将参考设计（硬件和软件）做改动。当年，光定位问题，就费老鼻子劲了。
: ...................
--
FROM 220.196.193.*

本青前段时间闲的，写了个每次上电起得来但每次复位起不来的帖子，结果不知是触发了关键词还是啥的，没了。。。

【 在 relay 的大作中提到: 】
: 十几年前我还摸板子的时候，有一块板让人抓狂，就是上电无法完成初始化。用示波器抓信号波形，每天却只有一次有用机会，也就是每天早上第一次上电绝对出问题，错过这次机会这一整天板子怎么测试都没问题。
--
FROM 220.196.193.*