现在时钟发生器都用jitter cleaner了，不存在你说的第2个问题
【 在 hhxss 的大作中提到: 】
: 标 题: Re: 锁相环频率合成器和时钟产生器件有何异同？
: 发信站: 水木社区 (Sun Jan 29 23:07:50 2023), 站内
:
: (1)100M级
: (2)同样1G输出频率，相噪10M*10*10,2个pll,第一个100Mout pll做第二个pll ref，比10M*100单个pll相噪好
: 【 在 jiu 的大作中提到: 】
: : 时钟发生器没有看到有上限100M的说法。
: : 如果仅仅是做为后端的参考时钟输入的话，当然低频就可以了，频率越高越贵。
: : 晶体的相位噪声好于时钟发生器（他们是晶体+PLL）
: --
: ※ 修改:·hhxss 于 Jan 29 23:15:23 2023 修改本文·[FROM: 222.128.117.*]
: ※ 来源:·水木社区
http://m.mysmth.net·[FROM: 222.128.117.*]
--
修改:hhxss FROM 222.128.117.*
FROM 219.143.131.*