CSn高了以后，SDO不就应该是Z态吗？
缓降有啥问题？


【 在 CyclingLife 的大作中提到: 】
: AD7799通过spi口与mcu直连。采用io模拟spi时序的时候，数据结束是个缓降沿，查了硬件和软件时钟没找到问题原因。另外一个情况是，在不开启外部中断的时候，无此现象。但是中断里面又没有任何逻辑处理，就清了一下中断。
--
FROM 117.173.153.*