所以说1楼的图并没有错，兆欧级的电阻是要“并联到负载电容到地”而不是晶体的两端，否则可能不起振？
如果上述成立，那按照三点式振荡器来分析的，都不能解释了。估计是芯片内部的振荡电路有问题，锅甩到PCB上了。。。

【 在 seasat2000 的大作中提到: 】
: 谢谢
: 你说的那个并联的电阻已经在芯片内部有了。
: 这个是独立并在负载电容的。没有的话，会有很大的不起振概率。我觉得是上面的专家说的，起振电路没有设计好。
--
FROM 220.196.194.*