到底是cdr的问题还是125M的pll的问题我也搞不清，找厂家fae也没给任何解决方案，我反复强调可能跟clk有关系他才让我自己检查手册给的阈值是否满足，没提任何芯片本身的问题，据小道消息说是8511的pll有问题

建议想用他家千兆phy的直接测最新型号吧，或者看看景略的。如果像前面的哥们儿说的他家自己知道有问题但不承认的话，在这上面浪费的时间精力是无底洞

【 在 alamoo 的大作中提到: 】
: 自环时收发同一个时钟当然没有问题，
: 接交换机就要考验CDR了，内部CDR电路设计应该是有问题的。
:
--
修改:eggcar FROM 111.198.57.*
FROM 111.198.57.*