水木社区手机版
首页
|版面-电路设计与调试(Circuit)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: OD的上拉可以用FPGA管脚内的可配置PULL UP代替吗?
nlgdczm
|
2022-06-16 15:29:43
|
X家是PUDC:pull up during configuration.
那问题紧接着又来了:这个配置只是配置pull up电阻是否生效。看pad结构,是既有pull up又有pull down的。为何没有配置pull down的?厚此薄彼是有什么什么深谋远虑、高瞻远瞩吗?
【 在 HxSailor 的大作中提到: 】
: 有一个硬件引脚控制加载过程是上拉还是悬空。记不太清了
--
FROM 58.246.155.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版