第一个搞出这一套东西的，必定是非常NB的。但智者千虑必有一失。
本青的个人感受是：古时候这种CPU+CPLD的东西，最大的问题其实是板级硬件的痼疾：集成化度不高。各种不同的外设，稍微哪个参数动了一下，运气不好就要起不来，还不是必现的。从大的CPU，到小的时钟驱动芯片，再到FPGA的一句代码，CPLD里的一个寄存器，都可以搞出类似启动问题来。而且这些问题最终查清楚了，领导问起来，还很难直截了当的说是哪边的问题。
比如上面这个问题，在0地址放可写的复位bit+CPU偶现控不住上电时的IO电平+写寄存器时没有判断复位的情况+重置寄存器初值需要时钟同步+CPLD的时钟从CPU来，各个条件都齐备了，才会发生。但每一条单独拿出来看，都不能说是个bug甚至还可以说是个feature，问题都不大的。
芯片的话有现代化的UVM验证的那一套平台，会比古时候要好了吧！

【 在 ericking0 的大作中提到: 】
: ic里面这种问题很难解的；
: 本身的por能保证reset以后的终态，但是要想去控制reset释放之前的过程中的状态是比
: 较麻烦的；
: ...................
--
FROM 183.192.29.*