固定时钟这种，对于PCIe、USB、DP这种的容易理解。
但是如果是通信系统里面需要一定频率拉偏变化的、给FPGA/DSP/ADC/DAC的时钟，也是需要用频率合成器？
看ADI/TI的频率合成器，都是些模拟的50欧姆阻抗匹配输出，而FPGA这种数字芯片一般都是要cmos、lvds、pecl这种数字io。

【 在 eggcar 的大作中提到: 】
: synthesizer有捷变的需求，对环路的响应速度和稳定性都有要求
: generator一般就是产生固定时钟用的，为了方便用一般还都集成了n路分配器
--
FROM 61.242.135.*