时钟发生器没有看到有上限100M的说法。
如果仅仅是做为后端的参考时钟输入的话，当然低频就可以了，频率越高越贵。
晶体的相位噪声好于时钟发生器（他们是晶体+PLL）
【 在 hhxss 的大作中提到: 】
: （1）输出时钟范围不一样，时钟产生器最高100MHz（弱点）
: （2）（等效同频）pnoise时钟产生器好（优点）
: clk generator可以给更高输出频率的pll做ref，比10M级做ref的pll输出噪声好
: ...................
--
FROM 120.245.132.*