我觉得应该放在电容之前
如果放在电容之后，clk输出端没有直流通路，clk没有的时候或者启动之前，会把电压拉大到rail-to-rail；
【 在 jiu 的大作中提到: 】
: 标  题: 问个LVDS AC耦合的事情
: 发信站: 水木社区 (Sun May 28 01:40:51 2023), 站内
:
: 时钟LVDS输出，AC耦合的话，100欧姆跨接电阻，大家是放在电容之前还是之后呀？？
: 如果是我自己做设计，我会放在电容之后，靠近接收端。
: 但是我也有看到一些手册的手册里面有放在电容之前的。
:
: 不知道大家都是放在什么位置？
:
: --
: 北京芯捷电子技术有限公司  QQ/Wechat: 31782195
:
: 南京极景微的代理商,提供时钟buffer和PLL产品,buffer种类很全；PLL支持2路差分输出。
: 南京益昂的代理商，提供可编程纯硅晶振，可以代替Sitime、Silicon labs等同类型产品
: 西安源易通的代理商，提供兼容凌特LTM系列的POL电源。4644/4630/4650性能尺寸完全兼容
:
:
: ※ 来源:·水木社区 mysmth.net·[FROM: 120.245.132.*]
--
FROM 123.118.12.*