1.LVDS用在板内fpga接adc dac之类的一般共模电平一致的情况下的确都是DC耦合。
2.作为数据通达与板外对接的时候大多预留AC耦合。给你找一个最经典的例子，DP线里的AUX通道，各个厂家一般都是用LVDS差分驱动器实现的，协议里就要求AC耦合。

连0连1的问题几乎所有的高速差分数据通道都会遇到，参考PCIe，8B/10B、128/130之类的编码可以完美解决，fpga上都有现成的模块可以用。


【 在 PrimeTime 的大作中提到: 】
: 疑问，我见到的lvds做data输出都要直流耦合，
: 我理解data有可能一直是0或者一直是1，这样过电容不就没了？
--
FROM 114.84.23.*