猜测是一开始是没有这么多器件的，就个CPU直连flash、boot这样的。后面加了FPGA、DSP这种，就加了个CPLD当APB，新加的这些都挂这个上面。时钟分发芯片也跟着算添头，没有放最前面了。就跟魔都的龙阳路地铁站一样，加得乱七八糟的。
坏处不少，但好处目测也有一个：CPU输出时钟默认是晶振的2分频，要靠boot给配成不分频。于是就可以根据挂这个时钟上的CPLD点灯频率的快慢，判断读boot是否成功。

【 在 jiu 的大作中提到: 】
: 时钟为啥从CPU绕一圈呀？
: 直接从晶振+buffer给所有的器件不就行了？
:
--
FROM 183.227.57.*