- 主题:zen4 epyc
台积电5nm 96核192线程 ddr5 PCIE5.0
发自「今日水木 on Android」
--
FROM 117.136.41.*
IO DIE 还是 14nm 吗？
晶体管规模得四五百亿了吧？
【 在 netv (呼吸也痛) 的大作中提到: 】
: 台积电5nm 96核192线程 ddr5 PCIE5.0
: 发自「今日水木 on Android」
--
FROM 60.188.58.*
【 在 netv 的大作中提到: 】
: 台积电5nm 96核192线程 ddr5 PCIE5.0
: 发自「今日水木 on Android」
碉堡了。。。。
--
FROM 183.23.73.*
【 在 hgoldfish 的大作中提到: 】
: IO DIE 还是 14nm 吗？
: 晶体管规模得四五百亿了吧？
:
据说IO改7nm , 还附带亮机解码显卡，爽啊。。。
--
FROM 183.23.73.*
可以可以。。希望以后 ryzen 8 核以下全线带一个亮机核显。反正空着一个封装位没什么用。
【 在 zhaoyi821103 (ShenzhenXiaoyi) 的大作中提到: 】
: 据说IO改7nm , 还附带亮机解码显卡，爽啊。。。
--
FROM 60.188.58.*
【 在 hgoldfish 的大作中提到: 】
: 可以可以。。希望以后 ryzen 8 核以下全线带一个亮机核显。反正空着一个封装位没什么用。
:
核显做在IO上面
--
FROM 183.23.73.*
这个思路也不错。。反正亮机的，不需要太多晶体管就够用。
【 在 zhaoyi821103 (ShenzhenXiaoyi) 的大作中提到: 】
: 核显做在IO上面
--
FROM 60.188.58.*
【 在 hgoldfish 的大作中提到: 】
: 这个思路也不错。。反正亮机的，不需要太多晶体管就够用。
:
估计512SP+ DDR5 内存，性能直逼RX550
--
FROM 183.23.73.*
买epyc的要这么强核显作甚
要我说核显能2D扫雷就行，花点精力集成ipmi顺便搞点后门方便美帝监听全世界，更容易推广市场
【 在 zhaoyi821103 的大作中提到: 】
:
: 估计512SP+ DDR5 内存，性能直逼RX550
--
FROM 111.161.46.*
【 在 Akyrum 的大作中提到: 】
: 买epyc的要这么强核显作甚
: 要我说核显能2D扫雷就行，花点精力集成ipmi顺便搞点后门方便美帝监听全世界，更容易推广市场
IO DIE是统一做的，消费级也会用这个
--
FROM 183.23.73.*