- 主题:网传zen5采用3nm制程+大小核设计
@Bullsh1t_buster 在 Twitter 上爆料称,预计“Strix Point”锐龙 APU 将拥有 8 个 Zen 5 大核 + 4 个小核,但目前尚不清楚小核会基于哪种架构。
作为参考,英特尔在 Alder Lake 处理器上采用了不支持超线程的凌动(Atom)x86 小核,以及支持 SMT 的 x86 Cove 大核。
加入 AMD 确定在 Zen 4 CPU 和 APU 上引入基于 RDNA 2 GPU 的核显,新一代锐龙处理器或同样迎来无限缓存(Infinity Cache)子系统。
至于首批 AMD Zen 5“Strix Point”处理器,其有望于 2024 年亮相,辅以内存控制器(IMC)和缓存方面的重新设计。
https://www.cnbeta.com/articles/tech/1121035.htm
--
FROM 112.47.122.*
农企的 CPU 在待机的时候功耗似乎不太行。
【 在 tedxyz (ted's sweatcoat) 的大作中提到: 】
: AMD完全没有设计小核的需求,他的大核的性能功耗比已经很高了
--
FROM 140.224.34.*
推土机啊。。那个功耗爆高的啊。
【 在 iMx (围城) 的大作中提到: 】
: amd有推土机的经验,搞个阉割加法器和乘法器的小核不难
--
FROM 140.224.34.*
不知道啊。。希望能在 IO 芯片里面加一块亮机核显。
【 在 myspam (mys/梅艳珊/珊珊/Pam/帕姆) 的大作中提到: 】
: 老鱼Zen 4 的普通锐龙CPU也要加核显吗
--
FROM 110.85.22.*