【 以下文字转载自 Samsung 讨论区 】
发信人: tsa300 (Tele-Superachromat T*), 信区: Samsung
标  题: 三星宣称其 NAND 闪存设计功耗降低 96%
发信站: 水木社区 (Tue Dec  2 10:56:27 2025), 站内

三星宣称其 NAND 闪存设计功耗降低 96%——研究人员正在研究基于铁电晶体管的设计
By Luke James
三星研究人员发表了一份详细的报告，介绍了一种实验性的 NAND 架构，旨在将该技术最大的功耗之一降低 96%。

这项名为“ 用于低功耗 NAND 闪存的铁电晶体管” 的研究由三星先进技术研究院的研究人员完成，并发表在 《自然》杂志上。 该研究描述了一种用于未来 3D NAND 的铁电场效应晶体管（FeFET）设计，它将氧化铪基铁电体与氧化物半导体沟道相结合，并引入了近乎零电压的工作模式，从而实现了 96%的功耗降低。

在现代 NAND 闪存中，每次读取或编程单元时，贯穿每个垂直串的字线堆栈都必须施加一个通过电压。随着层数的增加 ，这种开销也随之增加，并且由于层数的增加，它现在占据了阵列总功耗的很大一部分。三星团队认为，具有宽存储窗口和低于零的最大阈值电压的铁电晶体管可以支持多级操作，而无需像电荷陷阱 NAND 那样依赖高通过电压来避免干扰。

下一代 MRAM 突破性技术能够以媲美 SRAM 的速度翻转比特，同时降低功耗。

研究人员在标准硅芯片上实现了二维材料的突破性集成

他们首先在每单元最多可存储五位数据的平面阵列中演示了这一技术，然后在一个模拟三维 NAND 几何结构的短四层垂直串中进行了演示。该结构中的中心栅极尺寸为 25 纳米，与目前商用器件的尺寸相近。该团队定义了一个 NAND 特有的能量指标，该指标综合考虑了字线电容和内部电荷泵（用于产生读写所需的高电压）的主要贡献。

通过对整个堆叠结构进行成本建模，研究人员估计，基于铁电设计的286层器件与相同高度的传统电荷陷阱堆叠结构相比，可将编程和读取的总能耗降低约94%。当层数达到1024层时，能耗降低幅度超过96%，这是因为较低的通过电压显著降低了电荷泵的功耗。

实验还涵盖了保持性和循环极限。平面形式的铁电单元支持宽存储窗口，并实现了五级编程，但该密度下的耐久性一般。PLC 级配置可保持数百次循环，而 QLC 级配置在室温和 85℃下均可达到近千次循环。作者指出，在完整的 3D 阵列能够投入生产之前，还需要进一步开发编程抑制方案和负电压生成技术。他们还指出，氧化物沟道在高温应力下的行为仍然是后续研究的关键领域。
--
FROM 116.133.12.*