# Zynq US+ 理论上可以AXI实现Coherency那个协议，理论上L1一致
# Zynq 7K/US+，走ACP，设置好属性，数据直接打到L2，自动invalidate L1
# /dev/mem，加O_SYNC，内存类型会从普通Memory变成Device
# uio配置，内存是strongly ordered
# 想办法用户态invalidate/clean cache
【 在 elephant (elephant) 的大作中提到: 】
: xlinx开发板，FPGA+ARM。
: 一个寄存器，FPGA写，ARM读。
: ARM上将该寄存器mmap为虚拟内存地址。
: ...................
--
修改:zkr FROM 123.112.178.*
FROM 123.112.178.*