hls？
【 在 philbloo 的大作中提到: 】
: 我跟你做的比较接近 我写的编译器的 target 是 verilog，但跟你的目的是一样的，尽量少的 memory port access ，最大的并行，编译中可能需要 schedule 。难度挺大，也比较有意思。难的点在于要做 trade off 的地方很多，比较容易做成玄学。用不用 SMT so
: ..................

发自「今日水木 on iPhone 13 Pro」
--
FROM 39.144.156.*