- 主题:LVCMOS输出的TCXO (转载)
【 以下文字转载自 FPGATech 讨论区 】
发信人: jiu (我喜欢喝醉了那种感觉。), 信区: FPGATech
标 题: LVCMOS输出的TCXO
发信站: 水木社区 (Fri Nov 21 20:00:19 2025), 站内
小封装的TCXO，LVCMOS输出的比较少，多数都是削顶正玄波输出的。
益昂aeonsemi的新产品：
频率范围：10到76.8M
频率稳定度：±0.5ppm
RMS Jitter： 93fs, 12KHz-20MHz@76.8MHz
相位噪声： -143dBc/Hz@1KHz, @38.4MHz
集成LDO
宽压供电：1.8v，2.5v，3.3v
封装：5032，3225，2520，DFN-6pin
温度范围：-40到+105摄氏度
质量等级：工业级，扩展工业级（~105℃），汽车级（AEC-Q100 Grade 2）
--
FROM 120.245.134.*
这种会有什么市场需求吗？
一般有点性能要求的晶振，方波送进去还得处理高次谐波。没啥性能要求的，直接数字IO捅进去内部PLL再搞也行。这种有高次谐波的准时钟，用来干啥的？
【 在 jiu 的大作中提到: 】
: 发信人: jiu (我喜欢喝醉了那种感觉。), 信区: FPGATech
: 标 题: LVCMOS输出的TCXO
: 发信站: 水木社区 (Fri Nov 21 20:00:19 2025), 站内
: ...................
--
FROM 183.192.103.*
需要的人自然懂。我不是写了吗，小封装的TCXO多数都是削顶正玄波输入的，幅值会比较小，后端可能不识别。方波就没有这个问题。
【 在 nlgdczm 的大作中提到: 】
: 这种会有什么市场需求吗？
: 一般有点性能要求的晶振，方波送进去还得处理高次谐波。没啥性能要求的，直接数字IO捅进去内部PLL再搞也行。这种有高次谐波的准时钟，用来干啥的？
--
FROM 120.245.134.*