水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:vhdl中std_logic_vector和real变量相互赋值的问题
楼主
|
reset
|
2008-04-15 12:07:10
|
只看此ID
全站审核中，暂不能查看本文内容...
1楼
|
reset
|
2008-04-17 22:58:49
|
只看此ID
全站审核中，暂不能查看本文内容...
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版