水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:请问如何在命令行下对verilog文件做语法检查
楼主
|
skybluee
|
2009-03-04 22:51:20
|
只看此ID
全站审核中，暂不能查看本文内容...
1楼
|
BLC
|
2009-03-04 23:11:44
|
只看此ID
全站审核中，暂不能查看本文内容...
2楼
|
zzczx
|
2009-03-05 11:53:06
|
只看此ID
全站审核中，暂不能查看本文内容...
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版