水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:问下，大家平时RTL设计时，有没有用systemverilog的可综合子集
楼主
|
idleperson
|
2015-02-11 16:00:56
|
只看此ID
全站审核中，暂不能查看本文内容...
1楼
|
windmark
|
2015-02-11 19:05:57
|
只看此ID
全站审核中，暂不能查看本文内容...
2楼
|
flyfish27
|
2015-02-12 08:24:36
|
只看此ID
全站审核中，暂不能查看本文内容...
3楼
|
postdesign
|
2015-02-12 09:38:59
|
只看此ID
全站审核中，暂不能查看本文内容...
4楼
|
viator
|
2015-02-12 10:14:26
|
只看此ID
全站审核中，暂不能查看本文内容...
5楼
|
idleperson
|
2015-02-12 16:47:59
|
只看此ID
全站审核中，暂不能查看本文内容...
6楼
|
a2000b
|
2015-02-13 10:04:12
|
只看此ID
全站审核中，暂不能查看本文内容...
7楼
|
idleperson
|
2015-02-13 13:09:55
|
只看此ID
全站审核中，暂不能查看本文内容...
8楼
|
FabioCapello
|
2015-02-13 22:44:19
|
只看此ID
全站审核中，暂不能查看本文内容...
9楼
|
idleperson
|
2015-02-15 09:21:40
|
只看此ID
全站审核中，暂不能查看本文内容...
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版