可以联系我获取一定的支持，不过由于ddrc 实在太麻烦，所以咨询也是收费的。

好的ddrc读写随机访问效率能到85%，不行的可能只有30%。 取决于interleaving优化，关联指令优化，bank状态维护，时序参数配置等一系列环节。

【 在 lwd 的大作中提到: 】
: 我在用xilinx的MIG，速率感觉还好，就是延时慢的要死，有没有自己写DDR3控制器的，是不是可以做到针对特定应用的优化？
: 谢谢
:
--
FROM 49.7.44.*

【 在 mikeylo 的大作中提到: 】
: 接触过一点DDR，效率能到85%挺高了，不过这个“随机读写”是有前提条件的吧？个人理解提高随机性能原理无非就是在tRC和tFAW的允许范围内尽量快的bank interleaving，读写混合时可能涉及到读写分别grouping以及reorder，不过实现层面确实见水平。关联指令优化是指precharge的时机？

看来您是比较了解ddr的。
的确，ddr的使用效率受访问模式的限制太大，不过fpga设计者还需要根据应用，对数据存储做一些规划。做专用设备，fpga工程师的价值在于把应用和硬件联合优化。否则意义就不明显了。
单纯做控制器，没人能搞得过大厂的IP，但如果给定了应用，比如查路由表，那么fpga里做ddrc基本能做到很高的流水。
--
FROM 49.7.44.*