接触过一点DDR，效率能到85%挺高了，不过这个“随机读写”是有前提条件的吧？个人理解提高随机性能原理无非就是在tRC和tFAW的允许范围内尽量快的bank interleaving，读写混合时可能涉及到读写分别grouping以及reorder，不过实现层面确实见水平。关联指令优化是指precharge的时机？
【 在 lishuo1028 的大作中提到: 】
: 可以联系我获取一定的支持，不过由于ddrc 实在太麻烦，所以咨询也是收费的。
: 好的ddrc读写随机访问效率能到85%，不行的可能只有30%。 取决于interleaving优化，关联指令优化，bank状态维护，时序参数配置等一系列环节。
:
--
FROM 115.171.8.*