这种没必要死磕吧。想办法绕过去就行了。比如搞几块拼一拼之类的。

【 在 thufhc 的大作中提到: 】
: 在FPGA中用了两块RAM，用于存储AD转换得到的数据，每块RAM大小为2k字节。当其中一块RAM满时，让STM32单片机通过读取外部RAM的方式读走，两块RAM轮流被STM32读取。在RAM大小为2k时，系统是可以正常工作的。但是当每块RAM大小设为4K时，则数据出错。初步判断，是在往RAM里面存数据时出错（是使用往RAM里面存特定值来验证的），而不是STM32读取RAM时出错。
: FPGA是Altera的Cyclone IV。
: 找一个FPGA高手帮忙解决这个问题，有偿，麻烦站内回复留下联系方式，谢谢~~~
--
FROM 219.232.97.*

设计上肯定是反复查过了，但是以我的经验，这种设计上搞错的可能性还是挺大的。位宽，深度，地址数据拼接的地方。
如果是综合错误，可以看看网表，或者跑个后仿。
PR阶段或者硬件的错，可以用在线LA。

还有，试过换一块FPGA吗？别是FPGA坏了。

【 在 MichealWolf 的大作中提到: 】
: 试试搞成双口，或者加reset，或者加综合原语搞成blockram LUT都试试。
:
: 【 在 thufhc 的大作中提到: 】
: ....................

- 来自「最水木 for iPhone 7」
--
FROM 223.72.93.*