一般axi都是读写分离
【 在 kiol 的大作中提到: 】
: rt
: --来自微水木3.5.2
: --
: ...................
--来自微水木3.5.2
--
FROM 183.37.174.*

uB没Cache似乎不会，有cache的没研究过

拿不准就自己写个模块过滤一下呗

【 在 kiol (小米与绿茶) 的大作中提到: 】
: 如果数据操作都是从一个master 出来的，比如microblaze,会出现读通道和写通道同时来操作请求的情况吗？
: --来自微水木3.5.2
--
FROM 222.131.2.*

应该可以，只要不是一直写优先堵住就可以
【 在 kiol 的大作中提到: 】
: 过滤的原则是？假定写优先，同时来读写请求的时候，用rdy信号控制读通道处于等待状态，等写操作全部结束了，再启动读的rdy?
: 【 在 zkr 的大作中提到: 】
: : uB没Cache似乎不会，有cache的没研究过
: ...................
--来自微水木3.5.2
--
FROM 14.28.35.*