问题背景及现象：
  1）由v7实现pcie x2,和cpu之间采用同源时钟(本板时钟芯片出2路100M差分时钟，分发给fpga板和cpu板)。故障板的电源、时钟初步测量都正常(还没详细测纹波)，且在pcie连接器处通过飞线方式，对故障板的pcie gt跑ibert测试也正常；cpu板在其他板子上测试也正常，就是和故障FPGA板通信时，链路不能Link up。 对fpga的pcie ip的状态信号进行观测，发现PCIE链路状态机LTSSM一直在Detect->Polling->Configuration循环跳转(具体波形见附件)，从pg023手册上看似乎一直在配置链路的link_width，应该是失败了就没往下走。

  2）本次加工了2块板子，其中1块板子PCIE链路状态正常，访问无任何问题，但是另1块板子故障；对比了两个板子，没发现明显差异。

请问各位大佬进一步排查建议，提供一下思路。折腾几天没进展有点受挫了~
--
修改:qic625 FROM 120.219.43.*
FROM 120.219.43.*