fpga上实现sram接口，地址线，数据线，加起来占用不少port哦。是可以实现的，sram的访问时序并不复杂。
--
FROM 36.40.122.*