水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:[讨论]ZYNQ LVDS 源同步时钟作为 ASIC 时钟
5楼
|
sandy1985
|
2021-03-27 19:20:13
|
展开
我试过单端跑1.6GHz,做好端接问题不大
比SelectIO的Spec高很多
【 在 icfpga 的大作中提到: 】
: 我测试过,HP端口输出1.5GHZ的差分时钟,抖动大概在20ps
--
FROM 112.87.207.*
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版