- 主题:请问Spartan-6 PCIE的REFCLK能否用本地的异步时钟?
官方的SP605开发板（Spartan-6芯片LX45T）的PCIE例子，是用插槽提供的REFCLK通过IC产生125Mhz。我也尝试过Add-in板子直接使用插槽的100Mhz REFCLK，都可以成功工作。
但是现在我的Sparta-6的PCIe Add-in板子通过很长的延长线(20cm)到计算机主板插槽，所以想用Add-in板子自带的时钟芯片PI6C557产生100Mh信号作为独立的异步REFCLK，可是板子一直link up不起来，请问有人做过类似的吗？已经按照手册要求取消选中Enable Slot clock configuration选项了。
--
修改:AngelDog FROM 202.122.36.*
FROM 202.122.36.*
不行
【 在 AngelDog (AngelDog) 的大作中提到: 】
: 官方的SP605开发板（Spartan-6芯片LX45T）的PCIE例子，是用插槽知道的REFCLK通过IC产生125Mhz。我也尝试过Add-in板子直接使用插槽的100Mhz REFCLK，都可以成功工作。
:
: 但是现在我的Sparta-6的PCIe Add-in板子通过很长的延长线(20cm)到计算机主板插槽，所以想用Add-in板子自带的时钟芯片PI6C557产生100Mh信号作为独立的异步REFCLK，可是板子一直link up不起来，请问有人做过类似的吗？已经按照手册要求取消选中Enable Slot clock configuration选项了。
:
--
FROM 106.121.9.*
请问因为Spartan6不支持这样吗？
看PCIe的Spec说明是支持异步REFCLK的
【 在 Dever (kw) 的大作中提到: 】
: 不行
--
FROM 202.122.36.*
没有link未必就是时钟不行啊。X1看看能不能link up啊？
【 在 AngelDog (AngelDog) 的大作中提到: 】
: 官方的SP605开发板（Spartan-6芯片LX45T）的PCIE例子，是用插槽知道的REFCLK通过IC产生125Mhz。我也尝试过Add-in板子直接使用插槽的100Mhz REFCLK，都可以成功工作。
: 但是现在我的Sparta-6的PCIe Add-in板子通过很长的延长线(20cm)到计算机主板插槽，所以想用Add-in板子自带的时钟芯片PI6C557产生100Mh信号作为独立的异步REFCLK，可是板子一直link up不起来，请问有人做过类似的吗？已经按照手册要求取消选中Enable Slot clock configur
--
FROM 120.245.132.*
这个是x1 gen1，可以看到PCIE IP能够将输入的REFCLK产生了62.5Mhz user_clk,
但是link没有up
【 在 jiu (我喜欢喝醉了那种感觉。) 的大作中提到: 】
: 没有link未必就是时钟不行啊。X1看看能不能link up啊？
--
FROM 202.122.36.*
虽然pcie spec支持异步local时钟模式，但是据我所知，xilinx的integrated pcie基本上不能成功支持异步local时钟，特别是当host是ssc时钟的情况。
网上有帖子说，是因为fpga的pll的带宽不够大，锁不住ssc时钟。如果host能够关闭ssc，pcie endpoint这头是或许成功使用local clock的，不过我自己没有试过，之前网上查有说成功的。
【 在 AngelDog 的大作中提到: 】
: 请问因为Spartan6不支持这样吗？
: 看PCIe的Spec说明是支持异步REFCLK的
:
--
FROM 111.196.56.*
这个还是不能证明说是时钟的问题啊。可以用插槽提供的时钟试试啊。
【 在 AngelDog (AngelDog) 的大作中提到: 】
: 这个是x1 gen1，可以看到PCIE IP能够将输入的REFCLK产生了62.5Mhz user_clk,
: 但是link没有up
--
FROM 120.245.132.*
SSC是指展频吗？那个只是用来降低EMI的。PLL能锁住就能用。
跟End point的时钟从哪儿来没有关系。
【 在 Dever (kw) 的大作中提到: 】
: 虽然pcie spec支持异步local时钟模式，但是据我所知，xilinx的integrated pcie基本上不能成功支持异步local时钟，特别是当host是ssc时钟的情况。
: 网上有帖子说，是因为fpga的pll的带宽不够大，锁不住ssc时钟。如果host能够关闭ssc，pcie endpoint这头是或许成功使用local clock的，不过我自己没有试过，之前网上查有说成功的。
--
FROM 120.245.132.*
ssc是扩频时钟，100M参考时钟以30khz三角波变化，相当于6000ppm，如果pll带宽不够，是锁不住的。
【 在 jiu (我喜欢喝醉了那种感觉。) 的大作中提到: 】
: SSC是指展频吗？那个只是用来降低EMI的。PLL能锁住就能用。
: 跟End point的时钟从哪儿来没有关系。
: 【 在 Dever (kw) 的大作中提到: 】
: : 虽然pcie spec支持异步local时钟模式，但是据我所知，xilinx的integrated pcie基本上不能成功支持异步local时钟，特别是当host是ssc时钟的情况。
--
FROM 111.193.160.*
这块板子如果用插槽自带REFCLK，是可以工作的，说明TX,RX差分对没问题。
可是如果用本地产生的时钟作为异步REFCLK，就不行
【 在 jiu (我喜欢喝醉了那种感觉。) 的大作中提到: 】
: 这个还是不能证明说是时钟的问题啊。可以用插槽提供的时钟试试啊。
--
FROM 202.122.36.*