由于设计需要，本人总体电路是 FPGA+DSP的结构设计，其中FPGA采用intel公司的Stratix 10-SX型器件1SX280LN2F43I2VG或者1SX280LU2F50I2VG，Stratix 10-SX的扩展口包括CameraLink接口（采用FULL模式），LVDS接口，DDR3或者DDR4，配置FLASH接口以及与DSP之间的SRIO接口（包括收和发），DSP采用TI公司的TMS320C6678，外扩RS422（一路采用DSP自身的串口，另外采用16C554扩展），一路以太网（DSP自带网络接口），512M×64位的DDR3。希望设计方提供调试好后的原理图、PCB图、基于1SX280LN2F43I2VG或者1SX280LU2F50I2VG的FPGA完整工程（包括往DDR3里写，从DDR3里读取数据，然后通过CameraLink（FULL模式）中发送数据，通过SRIO发送给DSP，通过SRIO从DSP中读取数据，FPGA固化到FLASH的代码，最好采用VHDL语言写），TMS320C678的完整工程（包括通过SRIO从FPGA中获取数据，通过SRIO给FPGA发送数据，串口的收发数据，网络的收发数据，往FLASH固化程序，从FLASH中启动等）。如果有意这，可以站内回复，恢复后进一步可以通过电话沟通。
--
FROM 223.104.113.*

不行的，以前的工程全是altera的FPGA写的，换成xilinx太麻烦了，而且对xilinx的硬件和软件都不熟，有点花费时间了。


【 在 yuxiang2008 的大作中提到: 】
: 把1SX280LN2F43I2VG 换成Xilinx的7K325T 690T KU040就都不是事了
--
FROM 111.40.58.*