- 主题:[求助]verilog源码如何扰乱信号名？
有一些开源的词法解析工具
提取出来信号名就可以随便玩了
【 在 ttaudi 的大作中提到: 】
: 最近看到有人的源码里信号名全都是杂乱无章，看不出意义，请问这种是怎么实现的呢？是否可以恢复？
: 扰乱信号的源码：
: wire [7:0] t6_out1_8;
: ...................
--
FROM 223.104.39.*
这个..
你要是能搞定反混淆 可以转行
只是搞定混淆 啥也不算啊
【 在 ttaudi 的大作中提到: 】
: 是不是bison这类软件，会不会很难啊，搞定了是不是可以转行了？
:
--
FROM 106.39.50.*
加密会被破解的..
综合工具内存里都是解密的源码
【 在 roc2007 的大作中提到: 】
: 那你直接加密不行吗？
: 一样不影响仿真啊
--
FROM 106.39.50.*
混淆好搞定 有开源工具
【 在 ttaudi 的大作中提到: 】
: 混淆都搞不定了。。。
: 还是老老实实用FPGA搬砖
:
--
FROM 223.104.39.*
可以私聊
【 在 ttaudi 的大作中提到: 】
: 有办法读综合工具内存吗？这个搞定是不是可以得到很多源码了
:
--
FROM 223.104.39.*
1735各家的私钥不一样
难道你全有？
【 在 churchmice 的大作中提到: 】
: IEEE 1735的私钥已经满天飞了，我就有一份
:
: #发自zSMTH@7tpro
--
FROM 106.39.50.*
怎么会没有可用的
直接搜那俩词
github sf网站都有啊
【 在 ttaudi 的大作中提到: 】
: 有名字或者关键字吗，前面的大拿给我的关键字，搜了好久还没有找到可用的
:
--
FROM 223.104.39.*