岗位: hw上海研究所
方向: FPGA逻辑设计/数字信号算法处理
要求：
1）5年以上FPGA开发经验, 精通verilog/systemverilog逻辑设计, 有ZYNQ SOC设计经验优先;
2）精通数字信号处理理论，有算法设计经验优先;
3) 具备独立分析解决复杂电路问题能力, 有设计高速PCB/Serdes/JESD204经验优先;
4）具备一定嵌入式软件能力(C/C++)，有独立设计嵌入式软件系统经验优先;
5) 名校硕博优先;
有意向站内私信联系
--
修改:Machael FROM 121.37.50.*
FROM 121.37.50.*