水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:请教分频电路产生的时钟可以直接用吗?
楼主
|
Xaoyao
|
2021-11-09 05:30:02
|
展开
比如来自PLL的50M的时钟
经过二分频电路(实际就是一个寄存器每个周期翻转一次),得到25M的信号
这个信号可以可以作为其他模块的时钟来使用吗?
如果可以,在SDC里面需要对这个时钟做约束吗?
是否是通过create_generate_clock来约束呢?
谢谢了
- 来自「最水木 for iPhone14,3」
--
FROM 101.87.109.*
3楼
|
Xaoyao
|
2021-11-09 13:59:22
|
展开
是用create_generate_clock加约束吗
【 在 crazyjaboy 的大作中提到: 】
: 可以的,sdc要写。
:
: 【 在 Xaoyao 的大作中提到: 】
: ....................
- 来自「最水木 for iPhone14,3」
--
FROM 101.87.109.*
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版